Questões sobre Eletrônica analógica e digital

#Questão 408312 - Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Com relação às spare cells, pode-se afirmar que:

A) São introduzidas somente no estágio de Back-End (projeto físico).

B) São células posicionadas aleatoriamente tendo sua utilização possibilitada somente pelo processo de FIB (Focus Ion Beam).

C) Permite pequenas correções no projeto do chip já fabricado, reduzindo os custos das máscaras.

D) São utilizados apenas em ECOs (Engineering Change Order) para alterar as máscaras de dopagem.

E) São células utilizadas para manter a coerência nas ligações das linhas de alimentação e terra.

#Questão 408305 - Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Uma empresa de CI planeja lançar um microcontrolador que possui diversos periféricos, como conversores AD e DA, SPI, USB, I²C e memórias. Durante a fase de testes em laboratório, detectou-se que o microcontrolador funcionou corretamente com todos os periféricos. Porém, quando os dados foram enviados para USB, mesmo não sendo utilizados, provocaram uma pane geral no chip. O caso descrito pode ser caracterizar como

A) Electromigration.

B) Cross-talking.

C) Hold Violation.

D) Setup Violation.

E) Antenna Violation.

#Questão 408309 - Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Com relação à incerteza do clock, considere as afirmativas:

I – O atraso de propagação contribui para a incerteza do clock.

II – O clock skew não influencia na incerteza do clock.

III – O clock jitter contribui para a incerteza do clock.

Está correto APENAS o que se afirma em

A) I.

B) II.

C) III.

D) I e II.

E) I e III.

#Questão 408314 - Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Sobre o IR Drop e as técnicas para a minimização do seu impacto, é correto afirmar o seguinte:

A) É um efeito decorrente do alto consumo de potência pois as fontes de alimentação não suportam o alto consumo de corrente, reduzindo o nível de tensão nas células. Pode ser minimizado com um melhor planejamento das linhas de alimentação.

B) Causa uma redução na tensão de alimentação em certas regiões do chip e eleva a tensão do terra (ground bounce). Pode ser minimizado com a inserção de capacitores entre as linhas de alimentação.

C) Modifica as características dos atrasos nas células, o que incorre em resultados diferentes para a análise temporal. Pode ser resolvido adicionando diodos nas linhas de alimentação.

D) Aumenta o atraso nas interconexões devido ao aumento da carga de cada célula que é alimentada por esse sinal. Pode-se minimizar usando as camadas superiores de metalização para reduzir as resistências parasitas.

E) O aumento da resistência interna das células devido às correntes causa uma redução na tensão de alimentação das mesmas. Pode ser minimizado com o aumento da espessura dos metais de alimentação nas camadas de metalização inferiores.

#Questão 408316 - Engenharia de Telecomunicações, Eletrônica analógica e digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Considere os seguintes efeitos:

1) Da variação da espessura do dielétrico entre as camadas de metal.

2) Decréscimo do yield.

3) Aumento das capacitâncias de acoplamento.

4) Degradação do desempenho (tempo).

O metal fiel é uma técnica utilizada para reduzir quantos desses efeitos?

A) Apenas o primeiro.

B) Apenas o segundo.

C) Apenas o terceiro.

D) Apenas o quarto.

E) Todos os quatro.

Questões sobre Eletrônica analógica e digital

Pesquise questões de concurso nos filtros abaixo