Questões de Engenharia Elétrica da FUNRIO

#Questão 408298 - Engenharia Elétrica, Eletrônica Analógica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

O consumo de potência é uma parte critica no projeto de SoC (System-on-a-Chip), sendo um dos requisitos mais importantes de um chip. Sobre o consumo de potência, é correto afirmar o seguinte:

A) O consumo dinâmico está relacionado com as atividades de chaveamento e o leakage.

B) O consumo estático aumenta quando a célula está chaveando.

C) O consumo estático está relacionado com a potência consumida internamente na célula.

D) O consumo dinâmico é independente da frequência.

E) O consumo dinâmico é função da tensão, taxa de comutação e capacitância da carga.

#Questão 408300 - Engenharia Elétrica, Eletrônica Analógica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Assinale a alternativa incorreta sobre DRC e/ou LVS.

A) O processo de DRC utiliza como entrada o GDSII, biblioteca de regras (Rule deck) e gate-level netlist.

B) Ambos asseguram a integridade, funcionalidade e a manufaturabilidade do chip.

C) As bibliotecas de regras (rule deck) são criadas pela foundry.

D) O LVS garante que o leiaute final tem a mesma funcionalidade do esquemático projetado.

E) DRC e LVS devem ser realizados no leiaute final do chip.

#Questão 408269 - Engenharia Elétrica, Eletrônica Analógica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Seja um transistor nMOS (Metal-Óxido-Semicondutor tipo “n”) com contatos de tamanho unitário em um processo de 0,6 μm. Considere as características do transistor: capacitância de junção = 15 fF/μm²; coeficiente de gradação de junção = 0,5; distribuição periférica de capacitância = 5 fF/μm; coeficiente de gradação periférica de junção = 0,5 e potencial elétrico intrínseco à temperatura ambiente = 1 V. Assuma, ainda, que o substrato esteja aterrado e que a tensão de polarização no dreno seja V_DD = 8 V. A partir das informações apresentadas, pode-se afirmar que a capacitância parasita de difusão no dreno do transistor é igual a

A) 20 fF.

B) 9 fF.

C) 180 fF.

D) 200 fF.

E) 18 fF.

#Questão 408271 - Engenharia Elétrica, Eletrônica Analógica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Um transistor nMOS (Metal-Óxido-Semicondutor tipo “n”) com 100 nm de comprimento tem espessura de óxido na porta de 40 Å. A capacitância linear medida na largura da porta é igual a: (considere a permissividade do vácuo ε₀ = 8,85 x 10^-12 F/m e a permissividade relativa do óxido ε_ox = 4)

A) 0,885 fF/μm.

B) 8,85 fF/μm.

C) 17,7 fF/μm.

D) 8,85 pF/μm.

E) 1,77 pF/μm.

#Questão 413526 - Engenharia Elétrica, Princípios de Ciências dos Materiais, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Questões de Engenharia Elétrica da FUNRIO

Pesquise questões de concurso nos filtros abaixo