Questões de Engenharia Elétrica do ano 2012

#Questão 413978 - Engenharia Elétrica, Eletrônica Digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

No contexto de geração de vetores de teste para um dado sistema afirma-se o que segue.

I. A geração dos vetores de teste é independente do tipo falha, basta conhecer a função lógica que relaciona as entradas e saídas primárias do sistema.

II. Considerando um sistema digital combinacional, se todos os vetores de testes que detectam uma falha F1 também detectam a F2, pois ambas possuem a mesma função lógica de falha. Diz-se então que elas são falhas equivalentes.

III. Um circuito lógico implementa sua função lógica de forma correta sob o ponto de vista estático. Mas, em algum ponto do mesmo, pode ocorrer atraso excessivo de propagação do sinal ou lentidão na transição. A captura deste tipo de falha somente pode ser feita através de um teste “at speed” observando diretamente o sinal em questão em um osciloscópio.

A) Apenas I e II são verdadeiras.

B) Apenas II e III são verdadeiras.

C) Apenas I e III são verdadeiras.

D) Apenas a II é verdadeira.

E) Apenas a III é verdadeira.

#Questão 413980 - Engenharia Elétrica, Conceitos Básicos, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Qual é o objetivo de se realizar uma simulação falhas?

A) Ter certeza que o circuito funciona em qualquer circunstância.

B) Introduzir um conjunto conhecido de falhas e verificar se o circuito é imune a elas.

C) Buscar um conjunto de vetores de entrada e de saída que possa auxiliar na identificação de possíveis defeitos de fabricação.

D) Verificar se o circuito está funcionando conforme as especificações.

E) Evitar o surgimento de falhas do tipo excesso de atraso.

#Questão 413981 - Engenharia Elétrica, Conceitos Básicos, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Que tipo de falha tipicamente necessita um teste de excesso de atraso?

A) Falha do tipo stuck-at 1.

B) Falha do tipo stuck-at 0.

C) Falha do tipo circuito aberto.

D) Falha do tipo circuito fechado.

E) Falha do tipo resistiva causando um caminha reagir mais lentamente.

#Questão 413983 - Engenharia Elétrica, Eletrônica Digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

#Questão 413985 - Engenharia Elétrica, Eletrônica Digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

No contexto de teste funcional e estrutural de um sistema afirma-se o que segue. I. O teste funcional sempre pode ser executado e é a de forma de teste que proporciona a maior cobertura de falhas em menor tempo de execução. II. O teste estrutural é destinado somente para o teste de sistemas que tenham falhado no teste funcional e necessita-se localizar o que causou a falha funcional. III. Para a elaboração de um teste estrutural são necessários o netlist das portas lógicas que implementa o circuito sob teste e o modelo das falhas que deseja-se testar. Tendo em vistas as afirmações de I a III acima, temos que:

A) Apenas a afirmação I está correta.

B) Apenas a afirmação II está correta.

C) Apenas a afirmação III está correta.

D) Apenas as afirmações II e III estão corretas.

E) Todas as afirmações estão corretas.

Questões de Engenharia Elétrica do ano 2012

Pesquise questões de concurso nos filtros abaixo