Questões de Engenharia Elétrica do ano 2012

#Questão 413970 - Engenharia Elétrica, Eletrônica Digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

#Questão 413971 - Engenharia Elétrica, Eletrônica Digital, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

No que concerne à porta lógica AND, pode-se afirmar que:

A) Uma porta AND tem necessariamente duas entradas e uma saída.

B) Uma porta AND tem necessariamente duas ou mais entradas e duas saídas.

C) Uma porta AND de duas entradas tem oito possibilidades de entrada.

D) Se uma entrada de uma porta AND de duas entradas está em nível lógico alto, a saída indicará o nível lógico alto.

E) Se uma entrada de uma porta AND de duas entradas está em nível lógico alto, a saída indicará o nível lógico da outra entrada.

#Questão 413973 - Engenharia Elétrica, Eletrônica Analógica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

O processo de teste a que um sistema VLSI é submetido após a fabricação tem por objetivo:

A) Verificar se o projeto foi realizado corretamente.

B) Assegurar que as especificações funcionais foram atingidas.

C) Assegurar que o processo de fabricação foi feito sem falhas.

D) Separar os dispositivos melhores para serem vendidos mais caro.

E) Melhorar o yeild do processo de fabricação.

#Questão 413975 - Engenharia Elétrica, Eletrônica Analógica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Para um determinado circuito integrado de sinais mistos (analógico e digital) VLSI, seu plano de teste prescreve de 10⁸ vetores de teste a serem aplicados para teste da parte digital. Para o teste dos blocos analógicos é gasto 3 segundos. Empregase um equipamento de teste com capacidade de aplicação de 50 Mega (50x10⁶) vetores de teste por segundo. O custo operacional do ATE (equipamento automático de teste) é de R$0,02 por segundo de uso. Estima-se que o yeild do processo de fabricação circuito integrado em questão é de 80%. Qual o custo estimado do teste por chip bom?

A) R$0,04.

B) R$0,06.

C) R$0,10.

D) R$0,12.

E) R$0,125.

#Questão 413976 - Engenharia Elétrica, Eletrônica Analógica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

A concepção de um de um circuito integrado da especificação ao dispositivo físico pode ser divida em quatro grandes etapas que compreendem: síntese do design, verificação, fabricação e teste. Em relação a estas etapas afirma-se o disposto a seguir. I. A síntese do design implementa as funcionalidades de entrada e saída da aplicação alvo levando em conta as características do processo de fabricação e dispositivos. II. A verificação destina-se a apenas a complementar a etapa de teste do dispositivo físico. III. A etapa teste deve iniciar já na etapa de design com o objetivo de facilitar a sua realização após a fabricação. Com relação às afirmações acima, pode-se afirmar que:

A) Apenas I e II são verdadeiras.

B) Apenas I e III são verdadeiras.

C) Apenas II e III são verdadeiras.

D) I, II e III são verdadeiras.

E) Apenas a I é verdadeira.

Questões de Engenharia Elétrica do ano 2012

Pesquise questões de concurso nos filtros abaixo