Questões de Engenharia Elétrica do ano 2012

#Questão 413781 - Engenharia Elétrica, Princípios de Ciências dos Materiais, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

O método das quatro pontas é utilizado para

A) implantação seletiva de dopantes na lâmina de silício.

B) medida da resistividade da lâmina de silício.

C) medida da espessura do óxido de porta.

D) medida das características corrente-tensão de um transistor MOSFET.

E) levantamento das característica capacitância-tensão de capacitores MOS.

#Questão 413783 - Engenharia Elétrica, Microeletrônica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

No projeto de um circuito integrado analógico, frequentemente é necessária a inclusão de capacitores no chip. Em uma tecnologia CMOS padrão com 3 camadas de metal, 2 camadas de polisilício e poço n, qual dos capacitores abaixo tem sua capacitância mais sensível a variações de tensão?

A) Capacitor de placas paralelas polisilício1-polisilício2.

B) Capacitor de placas paralelas metal1-metal3.

C) Capacitor de placas paralelas metal1 – polisilício1.

D) Capacitor MOS no poço n.

E) Capacitor de polisilício2 interdigitado.

#Questão 413784 - Engenharia Elétrica, Microcomputadores, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Para se projetar um pixel de memória flash, não volátil, com dimensões mínimas compatível com tecnologia CMOS é necessário

A) ter uma porta flutuante e uma porta de controle para se obter o tunelamento de portadores de carga.

B) ter duas portas flutuantes para a troca de portadores de carga entre elas.

C) acrescentar uma janela óptica no encapsulamento para a interação com a radiação ultra-violeta (UV).

D) utilizar MOSFETs modo depleção do canal ao invés de MOSFETs modo enriquecimento do canal.

E) utilizar tecnologia SOI (Silicon-on-Insulator).

#Questão 413786 - Engenharia Elétrica, Microeletrônica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Em um transistor PMOS de efeito de campo de um processo CMOS padrão,

A) a região do dreno deve ser mais dopada que a da fonte.

B) a região da fonte deve ser mais dopada que a do dreno.

C) dreno e fonte devem ser fortemente dopados com fósforo.

D) dreno e fonte são alinhados pela respectiva porta, não necessitando de máscara litográfica específica.

E) a mobilidade dos portadores de carga no canal é maior que a dos portadores no canal de um NMOS com as mesmas dimensões.

#Questão 413787 - Engenharia Elétrica, Microeletrônica, FUNRIO, 2012, Centro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC, Analista Administrativo

Qual dos processos abaixo não está diretamente relacionado com as etapas de fabricação de um circuito integrado em um processo CMOS padrão moderno?

A) Oxidação.

B) Deposição química a vapor.

C) Difusão.

D) Corrosão por plasma.

E) Funcionalização da superfície.

Questões de Engenharia Elétrica do ano 2012

Pesquise questões de concurso nos filtros abaixo